PCB via compartilhamento de habilidades de design
Via é um dos componentes importantes do PCB multicamada, e o custo de perfuração geralmente representa 30% a 40% do custo de fabricação de PCB. Simplificando, cada orifício no PCB pode ser chamado de via. Do ponto de vista da função, as vias podem ser divididas em duas categorias: uma é usada para conexões elétricas entre camadas; o outro é usado para fixar ou posicionar dispositivos. Em termos de processo, as vias são geralmente divididas em três categorias, a saber, vias cegas, vias enterradas e vias passantes.
As vias cegas estão localizadas nas superfícies superior e inferior da placa de circuito impresso e têm uma certa profundidade. Eles são usados para conectar a linha de superfície e a linha interna subjacente. A profundidade do furo geralmente não excede uma certa proporção (abertura). O orifício enterrado refere-se ao orifício de conexão localizado na camada interna da placa de circuito impresso, que não se estende até a superfície da placa de circuito. Os dois tipos de furos mencionados acima estão localizados na camada interna da placa de circuito e são completados por um processo de formação de furos antes da laminação, e várias camadas internas podem ser sobrepostas durante a formação da via. O terceiro tipo é chamado de orifício de passagem, que penetra em toda a placa de circuito e pode ser usado para interconexão interna ou como orifício de posicionamento de montagem de componentes. Como o orifício passante é mais fácil de realizar no processo e o custo é menor, ele é usado na maioria das placas de circuito impresso em vez dos outros dois tipos de orifícios passantes. Os orifícios de passagem mencionados abaixo, a menos que especificado de outra forma, são considerados orifícios de passagem.
1. Do ponto de vista do projeto, uma via é composta principalmente de duas partes, uma é o furo no meio e a outra é a área da almofada ao redor do furo. O tamanho dessas duas partes determina o tamanho da via. Obviamente, no design de PCB de alta velocidade e alta densidade, os projetistas sempre esperam que quanto menor for o orifício de passagem, melhor, para que mais espaço de fiação possa ser deixado na placa. Além disso, quanto menor o orifício de via, a capacitância parasita de sua própria. Quanto menor, mais adequado é para circuitos de alta velocidade. No entanto, a redução do tamanho do furo também traz um aumento no custo, e o tamanho das vias não pode ser reduzido indefinidamente. É limitado por tecnologias de processo, como perfuração e chapeamento: quanto menor o furo, mais perfuração Quanto mais tempo o furo demora, mais fácil é desviar da posição central; e quando a profundidade do furo excede 6 vezes o diâmetro do furo perfurado, não se pode garantir que a parede do furo possa ser uniformemente revestida com cobre. Por exemplo, a espessura (profundidade do furo) de uma placa PCB normal de 6 camadas é de cerca de 50 mil, portanto, o diâmetro mínimo de perfuração que os fabricantes de PCB podem fornecer pode chegar a 8 mil.
Em segundo lugar, a capacitância parasita do próprio orifício de passagem tem uma capacitância parasita para o solo. Se for sabido que o diâmetro do orifício de isolamento na camada de aterramento da via é D2, o diâmetro da almofada da via é D1 e a espessura da placa PCB é T, a constante dielétrica do substrato da placa é ε e a capacitância parasita da via é aproximadamente: C = 1,41εTD1 / (D2-D1) O principal efeito da capacitância parasita da via no circuito é estender o tempo de subida do sinal e reduzir a velocidade do circuito. Por exemplo, para um PCB com espessura de 50Mil, se for usada uma via com diâmetro interno de 10Mil e diâmetro de almofada de 20Mil, e a distância entre a almofada e a área de cobre moída for de 32Mil, podemos aproximar a via usando a fórmula acima A capacitância parasita é aproximadamente: C = 1,41x4,4x0,050x0,020 / (0,032-0,020) = 0,517pF, a mudança no tempo de subida causada por esta parte da capacitância é: T10-90 = 2.2C (Z0 / 2) = 2.2 x0.517x (55/2) = 31.28ps. Pode ser visto a partir desses valores ?? que, embora o efeito do atraso de subida causado pela capacitância parasita de uma única via não seja óbvio, se a via for usada várias vezes no traço para alternar entre as camadas, o projetista ainda deve considerar com cuidado.
3. Indutância parasitária de vias Da mesma forma, existem indutâncias parasitas junto com capacitâncias parasitas em vias. No projeto de circuitos digitais de alta velocidade, o dano causado por indutâncias parasitas de vias é muitas vezes maior do que o impacto da capacitância parasita. Sua indutância em série parasita enfraquecerá a contribuição do capacitor de bypass e enfraquecerá o efeito de filtragem de todo o sistema de energia. Podemos simplesmente calcular a indutância parasita aproximada de uma via com a seguinte fórmula: L = 5,08h [ln (4h / d) + 1] onde L se refere à indutância da via, h é o comprimento da via e d é o centro O diâmetro do furo. Pode-se ver pela fórmula que o diâmetro da via tem uma pequena influência na indutância, e o comprimento da via tem a maior influência na indutância. Ainda usando o exemplo acima, a indutância da via pode ser calculada como: L = 5,08x0,050 [ln (4x0,050 / 0,010) + 1] = 1,015nH. Se o tempo de subida do sinal for 1ns, sua impedância equivalente é: XL = πL / T10-90 = 3,19Ω. Essa impedância não pode mais ser ignorada quando a corrente de alta frequência passa. Atenção especial deve ser dada ao fato de que o capacitor de bypass precisa passar por duas vias ao conectar a camada de energia e a camada de aterramento, de modo que a indutância parasita da via dobre.
4. Através do projeto no PWB de alta velocidade. Através da análise acima das características parasitas das vias, podemos ver que no projeto de PCB de alta velocidade, vias aparentemente simples geralmente trazem grandes negativos para o projeto de circuitos. efeito. A fim de reduzir os efeitos adversos causados pelos efeitos parasitas das vias, o seguinte pode ser feito no projeto, tanto quanto possível:
1. Dos dois aspectos de custo e qualidade do sinal, selecione um tamanho razoável de vias. Por exemplo, para o design de PCB do módulo de memória de 6 a 10 camadas, é melhor usar vias de 10/20Mil (perfuradas/almofada). Para algumas pranchas de tamanho pequeno de alta densidade, você também pode tentar usar 8/18Mil. buraco. Nas condições técnicas atuais, é difícil usar vias menores. Para vias de alimentação ou terra, você pode considerar o uso de um tamanho maior para reduzir a impedância.
2. As duas fórmulas discutidas acima podem ser concluídas que o uso de um PCB mais fino é benéfico para reduzir os dois parâmetros parasitas da via.
3. Tente não alterar as camadas dos traços de sinal na placa PCB, ou seja, tente não usar vias desnecessárias.
4. Os pinos de alimentação e aterramento devem ser perfurados nas proximidades, e o avanço entre a via e o pino deve ser o mais curto possível, pois eles aumentarão a indutância. Ao mesmo tempo, os cabos de alimentação e aterramento devem ser o mais grossos possível para reduzir a impedância.
5. Coloque algumas vias aterradas perto das vias da camada de sinal para fornecer o loop mais próximo para o sinal. É até possível colocar um grande número de vias de aterramento redundantes na placa PCB. Claro, o design precisa ser flexível. O modelo de via discutido anteriormente é o caso em que há almofadas em cada camada. Às vezes, podemos reduzir ou até remover as almofadas de algumas camadas. Especialmente quando a densidade das vias é muito alta, pode levar à formação de uma ranhura de ruptura que separa o laço na camada de cobre. Para resolver esse problema, além de mover a posição da via, também podemos considerar colocar a via na camada de cobre. O tamanho da almofada é reduzido.
As vias cegas estão localizadas nas superfícies superior e inferior da placa de circuito impresso e têm uma certa profundidade. Eles são usados para conectar a linha de superfície e a linha interna subjacente. A profundidade do furo geralmente não excede uma certa proporção (abertura). O orifício enterrado refere-se ao orifício de conexão localizado na camada interna da placa de circuito impresso, que não se estende até a superfície da placa de circuito. Os dois tipos de furos mencionados acima estão localizados na camada interna da placa de circuito e são completados por um processo de formação de furos antes da laminação, e várias camadas internas podem ser sobrepostas durante a formação da via. O terceiro tipo é chamado de orifício de passagem, que penetra em toda a placa de circuito e pode ser usado para interconexão interna ou como orifício de posicionamento de montagem de componentes. Como o orifício passante é mais fácil de realizar no processo e o custo é menor, ele é usado na maioria das placas de circuito impresso em vez dos outros dois tipos de orifícios passantes. Os orifícios de passagem mencionados abaixo, a menos que especificado de outra forma, são considerados orifícios de passagem.
1. Do ponto de vista do projeto, uma via é composta principalmente de duas partes, uma é o furo no meio e a outra é a área da almofada ao redor do furo. O tamanho dessas duas partes determina o tamanho da via. Obviamente, no design de PCB de alta velocidade e alta densidade, os projetistas sempre esperam que quanto menor for o orifício de passagem, melhor, para que mais espaço de fiação possa ser deixado na placa. Além disso, quanto menor o orifício de via, a capacitância parasita de sua própria. Quanto menor, mais adequado é para circuitos de alta velocidade. No entanto, a redução do tamanho do furo também traz um aumento no custo, e o tamanho das vias não pode ser reduzido indefinidamente. É limitado por tecnologias de processo, como perfuração e chapeamento: quanto menor o furo, mais perfuração Quanto mais tempo o furo demora, mais fácil é desviar da posição central; e quando a profundidade do furo excede 6 vezes o diâmetro do furo perfurado, não se pode garantir que a parede do furo possa ser uniformemente revestida com cobre. Por exemplo, a espessura (profundidade do furo) de uma placa PCB normal de 6 camadas é de cerca de 50 mil, portanto, o diâmetro mínimo de perfuração que os fabricantes de PCB podem fornecer pode chegar a 8 mil.
Em segundo lugar, a capacitância parasita do próprio orifício de passagem tem uma capacitância parasita para o solo. Se for sabido que o diâmetro do orifício de isolamento na camada de aterramento da via é D2, o diâmetro da almofada da via é D1 e a espessura da placa PCB é T, a constante dielétrica do substrato da placa é ε e a capacitância parasita da via é aproximadamente: C = 1,41εTD1 / (D2-D1) O principal efeito da capacitância parasita da via no circuito é estender o tempo de subida do sinal e reduzir a velocidade do circuito. Por exemplo, para um PCB com espessura de 50Mil, se for usada uma via com diâmetro interno de 10Mil e diâmetro de almofada de 20Mil, e a distância entre a almofada e a área de cobre moída for de 32Mil, podemos aproximar a via usando a fórmula acima A capacitância parasita é aproximadamente: C = 1,41x4,4x0,050x0,020 / (0,032-0,020) = 0,517pF, a mudança no tempo de subida causada por esta parte da capacitância é: T10-90 = 2.2C (Z0 / 2) = 2.2 x0.517x (55/2) = 31.28ps. Pode ser visto a partir desses valores ?? que, embora o efeito do atraso de subida causado pela capacitância parasita de uma única via não seja óbvio, se a via for usada várias vezes no traço para alternar entre as camadas, o projetista ainda deve considerar com cuidado.
3. Indutância parasitária de vias Da mesma forma, existem indutâncias parasitas junto com capacitâncias parasitas em vias. No projeto de circuitos digitais de alta velocidade, o dano causado por indutâncias parasitas de vias é muitas vezes maior do que o impacto da capacitância parasita. Sua indutância em série parasita enfraquecerá a contribuição do capacitor de bypass e enfraquecerá o efeito de filtragem de todo o sistema de energia. Podemos simplesmente calcular a indutância parasita aproximada de uma via com a seguinte fórmula: L = 5,08h [ln (4h / d) + 1] onde L se refere à indutância da via, h é o comprimento da via e d é o centro O diâmetro do furo. Pode-se ver pela fórmula que o diâmetro da via tem uma pequena influência na indutância, e o comprimento da via tem a maior influência na indutância. Ainda usando o exemplo acima, a indutância da via pode ser calculada como: L = 5,08x0,050 [ln (4x0,050 / 0,010) + 1] = 1,015nH. Se o tempo de subida do sinal for 1ns, sua impedância equivalente é: XL = πL / T10-90 = 3,19Ω. Essa impedância não pode mais ser ignorada quando a corrente de alta frequência passa. Atenção especial deve ser dada ao fato de que o capacitor de bypass precisa passar por duas vias ao conectar a camada de energia e a camada de aterramento, de modo que a indutância parasita da via dobre.
4. Através do projeto no PWB de alta velocidade. Através da análise acima das características parasitas das vias, podemos ver que no projeto de PCB de alta velocidade, vias aparentemente simples geralmente trazem grandes negativos para o projeto de circuitos. efeito. A fim de reduzir os efeitos adversos causados pelos efeitos parasitas das vias, o seguinte pode ser feito no projeto, tanto quanto possível:
1. Dos dois aspectos de custo e qualidade do sinal, selecione um tamanho razoável de vias. Por exemplo, para o design de PCB do módulo de memória de 6 a 10 camadas, é melhor usar vias de 10/20Mil (perfuradas/almofada). Para algumas pranchas de tamanho pequeno de alta densidade, você também pode tentar usar 8/18Mil. buraco. Nas condições técnicas atuais, é difícil usar vias menores. Para vias de alimentação ou terra, você pode considerar o uso de um tamanho maior para reduzir a impedância.
2. As duas fórmulas discutidas acima podem ser concluídas que o uso de um PCB mais fino é benéfico para reduzir os dois parâmetros parasitas da via.
3. Tente não alterar as camadas dos traços de sinal na placa PCB, ou seja, tente não usar vias desnecessárias.
4. Os pinos de alimentação e aterramento devem ser perfurados nas proximidades, e o avanço entre a via e o pino deve ser o mais curto possível, pois eles aumentarão a indutância. Ao mesmo tempo, os cabos de alimentação e aterramento devem ser o mais grossos possível para reduzir a impedância.
5. Coloque algumas vias aterradas perto das vias da camada de sinal para fornecer o loop mais próximo para o sinal. É até possível colocar um grande número de vias de aterramento redundantes na placa PCB. Claro, o design precisa ser flexível. O modelo de via discutido anteriormente é o caso em que há almofadas em cada camada. Às vezes, podemos reduzir ou até remover as almofadas de algumas camadas. Especialmente quando a densidade das vias é muito alta, pode levar à formação de uma ranhura de ruptura que separa o laço na camada de cobre. Para resolver esse problema, além de mover a posição da via, também podemos considerar colocar a via na camada de cobre. O tamanho da almofada é reduzido.